技術(shù)文章
什么是PCB電磁的兼容性??sz3ctest
閱讀:501 發(fā)布時(shí)間:2010-9-24什么是PCB電磁的兼容性??
更多方案及資料下載歡迎登陸:
電磁兼容性(EMC, Electromagnetic Compatibility)是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有
效地進(jìn)行工作的能力。電磁兼容性設(shè)計(jì)的目的是使電子設(shè)備既能抑制各種外來(lái)的干擾,使電子設(shè)備在特
定的電磁環(huán)境中能夠正常工作,同時(shí)又能減少電子設(shè)備本身對(duì)其它電子設(shè)備的電磁干擾。印刷電路板設(shè)
計(jì)中的電磁兼容性涉及多方面因數(shù),以下主要從三大部分加以闡述,具體選擇要綜合各方面因數(shù)。
一。 電路板整體布局及器件布置
1.一個(gè)產(chǎn)品的成功與否,一是要注重內(nèi)在質(zhì)量,二是兼顧整體的美觀(guān),兩者都較才能認(rèn)為
該產(chǎn)品是成功的;在一個(gè)PCB板上,元件的布局要求要均衡,疏密有序,不能頭重腳輕或一頭沉,過(guò)孔要
盡量少;電路板的*形狀為矩形。長(zhǎng)寬比為3:2或4:3;4 層板比雙面板噪聲低20dB.6層板比4層板噪
聲低10dB.經(jīng)濟(jì)條件允許時(shí)盡量用多層板。
2.電路板一般分模擬電路區(qū)(怕干擾),數(shù)字電路區(qū)(怕干擾、又產(chǎn)生干擾),功率驅(qū)動(dòng)區(qū)(
干擾源),故步板時(shí)要合理地分成三區(qū)。
3.器件一般選擇功耗低,穩(wěn)定性好的器件,而且盡量少用高速器件。
4.線(xiàn)條有講究:有條件做寬的線(xiàn)決不做細(xì);高壓及高頻線(xiàn)應(yīng)園滑,不得有尖銳的倒角,拐彎也
不得采用直角。地線(xiàn)應(yīng)盡量寬,使用大面積敷銅,這對(duì)接地點(diǎn)問(wèn)題有相當(dāng)大的改善。
5.外時(shí)鐘是高頻的噪聲源,除能引起對(duì)本應(yīng)用系統(tǒng)的干擾之外,還可能產(chǎn)生對(duì)外界的干擾,使
電磁兼容檢測(cè)不能達(dá)標(biāo)。在對(duì)系統(tǒng)可靠性要求很高的應(yīng)用系統(tǒng)中,選用頻率低的單片機(jī)是降低系統(tǒng)噪聲
的原則之一。以8051單片機(jī)為例,zui短指令周期1?s時(shí),外時(shí)鐘是12MHz.而同樣速度的Motorola 單片機(jī)
系統(tǒng)時(shí)鐘只需4MHz,更適合用于工控系統(tǒng)。近年來(lái),一些生產(chǎn)8051兼容單片機(jī)的廠(chǎng)商也采用了一些新技
術(shù),在不犧牲運(yùn)算速度的前提下將對(duì)外時(shí)鐘的需求降至原來(lái)的1/3.而Motorola 單片機(jī)在新推出的68HC08
系列以及其16/32位單片機(jī)中普遍采用了內(nèi)部鎖相環(huán)技術(shù),將外部時(shí)鐘頻率降至32KHz,而內(nèi)部總線(xiàn)速度
卻提高到8MHz乃至更高。
6.布線(xiàn)要有合理的走向:如輸入/輸出,交流/直流,強(qiáng)/弱信號(hào),高頻/低頻,高壓/低壓等……
,它們的走向應(yīng)該是呈線(xiàn)形的(或分離),不得相互交融。其目的是防止相互干擾。的走向是按直
線(xiàn),但一般不易實(shí)現(xiàn),zui不利的走向是環(huán)形。對(duì)于是直流,小信號(hào),低電壓PCB設(shè)計(jì)的要求可以低些。所
以“合理”是相對(duì)的。上下層之間走線(xiàn)的方向基本垂直。整個(gè)板子的不想要均勻,能不擠的不要擠在一
齊。
7.在器件布置方面與其它邏輯電路一樣,應(yīng)把相互有關(guān)的器件盡量放得靠近些,這樣可以獲得
較好的抗噪聲效果。時(shí)鐘發(fā)生器、晶振和CPU的時(shí)鐘輸入端都易產(chǎn)生噪聲,要相互靠近些,特別是晶振下
方不要走信號(hào)線(xiàn)。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電路,如有可能,應(yīng)
另做電路板,這一點(diǎn)十分重要。
二。 地線(xiàn)技術(shù) 1.模擬電路和數(shù)字電路在元件布局圖的設(shè)計(jì)和布線(xiàn)方法上有許多相同和不同
之處。模擬電路中,由于放大器的存在,由布線(xiàn)產(chǎn)生的極小噪聲電壓,都會(huì)引起輸出信號(hào)的嚴(yán)重失真,
在數(shù)字電路中,TTL噪聲容限為0.4V~0.6V,CMOS噪聲容限為Vcc的0.3~0.45倍,故數(shù)字電路具有較強(qiáng)的
抗干擾的能力。良好的電源和地總線(xiàn)方式的合理選擇是儀器可靠工作的重要保證,相當(dāng)多的干擾源是通
過(guò)電源和地總線(xiàn)產(chǎn)生的,其中地線(xiàn)引起的噪聲干擾zui大。
2.數(shù)字地與模擬地分開(kāi)(或一點(diǎn)接地),地線(xiàn)加寬,要根據(jù)電流決定線(xiàn)寬,一般來(lái)說(shuō)越粗越好
(100mil線(xiàn)經(jīng)約通過(guò)1到2A的電流)。地線(xiàn)>電源線(xiàn)>信號(hào)線(xiàn)是線(xiàn)寬的合理選擇。
3.電源線(xiàn)和地線(xiàn)盡可能靠近,整塊印刷板上的電源與地要呈“井”字形分布,以便使分布線(xiàn)電
流達(dá)到均衡。
4.為減少線(xiàn)間串?dāng)_,必要時(shí)可增加印刷線(xiàn)條間距離,在其安插一些零伏線(xiàn)作為線(xiàn)間隔離。特別
是輸入輸出信號(hào)間,
三。 去耦、濾波、隔離三大技術(shù)
1.去耦、濾波、隔離是硬件抗干擾常用的三大措施。
2.電源輸入端跨接10~100uf的電解電容器。如有可能,接100uF以上的更好;原則上每個(gè)集成電
路芯片都應(yīng)布置一個(gè)0.01pF的瓷片電容,如遇印制板空隙不夠,可每4~8個(gè)芯片布置一個(gè)1~10pF的但電容
;對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件,如RAM、ROM存儲(chǔ)器件,應(yīng)在芯片的電源線(xiàn)和地線(xiàn)之間直
接接入退藕電容; 3.濾波指各類(lèi)信號(hào)按頻率特性分類(lèi)并控制它們的方向。常用的有各種低通濾波器
、高通濾波器、帶通濾波器。低通濾波器用在接入的交流電源線(xiàn)上,旨在讓50周的交流電順利通過(guò),將
其它高頻噪聲導(dǎo)入大地。低通濾波器的配置指標(biāo)是插入損耗,選擇的低通濾波器插入損耗過(guò)低起不到抑
制噪聲的作用,而過(guò)高的插入損耗會(huì)導(dǎo)致“漏電”,影響系統(tǒng)的人身安全性。高通、帶通濾波器則應(yīng)根
據(jù)系統(tǒng)中對(duì)信號(hào)的處理要求選擇使用。
4.典型的信號(hào)隔離是光電隔離。使用光電隔離器件將單片機(jī)的輸入輸出隔離開(kāi),一方面使干擾
信號(hào)不得進(jìn)入單片機(jī)系統(tǒng),另一方面單片機(jī)系統(tǒng)本身的噪聲也不會(huì)以傳導(dǎo)的方式傳播出去。屏蔽則是用
來(lái)隔離空間輻射的,對(duì)噪聲特別大的部件,如開(kāi)關(guān)電源,用金屬盒罩起來(lái),可減少噪聲源對(duì)單片機(jī)系統(tǒng)
的干擾。對(duì)特別怕干擾的模擬電路,如高靈敏度的弱信號(hào)放大電路可屏蔽起來(lái)。而重要的是金屬屏蔽本
身必須接真正的地
更多方案及資料下載歡迎登陸:
一、電磁兼容知識(shí)大匯總
二、靜電放電抗干擾試驗(yàn)系統(tǒng)【IEC61000-4-2 GB/T17626.2】
三、射頻磁場(chǎng)輻射抗繞度試驗(yàn)【IEC61000-4-3 GB/T17626.3】
十、諧波電流、電壓波動(dòng)和閃爍測(cè)試系統(tǒng)【IEC61000-3-2,IEC61000-3-3】
十三、電磁兼容屏蔽室建設(shè)方案【GB/T12190】